DC-DC的电路比LDO会复杂很多,噪声也更大,布局和layout要求更高,layout的好坏直接影响DC-DC的性能,所以了解DC-DC的layout至关重要,一般芯片厂商也会在数据手册中直接给出设计建议,可以参考其布局进行设计。 1. DCDC可能会产生的问题 EMI,DC-DC的SW管脚上面会有较高的开关频率,开关信号会引起比较大的EMI干扰; 地线噪声,地走线不好,会在地线上面会产生比较大的开关噪声,而这些噪声会影响到其它部分的电路; 布线上产生电压降,走线太长,会使走线上产生压降,而降低整个DC-DC的效率; 输出电压不准,如果用精度过大的输出电阻,会导致采样误差大,输出电压不准。 2. 一般原则 ① 开关回路短 需要遵从如下几点原则: 电感尽量靠近SW管脚; 输入电容尽量靠近VIN管脚; 输入输出电容的地尽量靠近PGND脚; 使用铺铜的方式走线。 为什么要这么做? 走线过细过长会增大阻抗,大电流在此大阻抗上会产生比较高的纹波电压; 走线过细过长会增大寄生电感,此电感上耦合开关噪声,影响DC-DC稳定性,造成EMI问题; 寄生电容和阻抗会增大开关损耗和导通损耗,影响DC-DC效率。 ② 单点接地 单点接地,指的是信号地和功率地进行单点接地,功率地上会有比较大的开关噪声,所以需要尽量避免对敏感小信号造成干扰,如FB反馈管脚。 大电流地:SW,Cin,Cout,Cboot连接到大电流地的网络; 小电流地:反馈电阻R1、R2单独连接到信号地的网络; 建议: 输入输出电容的GND用铜皮进行连接,摆件时,两者的地尽量放一起; DC-DC Ton和Toff时的电流路径都尽量短; 反馈电压单点接地,距离比较远,免受左边大电流开关噪声的影响; 3. 实例 如下给出一个典型DC-DC BUCK电路的layout参考建议: 输入电容尽可能靠近Vin Pin脚; 输入输出电容的地尽可能靠近芯片GND,输入输出回路尽可能的短; SW线尽可能的短,尽可能的减小开关频率影响的区域; 电感区域下方一层直接铺地,避免走其他线; 确保所有反馈连接短而直接,避开SW信号。
|