表2-2 I/O参数的类型定义说明
表2-3 模组引脚功能说明
7 Strapping引脚
WB81系列模组共有5个Strapping引脚，对应IC的MTDI(GPIO12)、GPIO0、GPIO2、MTDO(GPIO15)和GPIO5。软件可以读取寄存器GPIO_STRAPPING中这5个引脚的strapping的值。
在模组芯片的系统复位(上电复位、RTC看门狗复位、欠压复位)放开的过程中，Strapping引脚会对电平采样并存储到锁存器中，锁存为“0”或“1”，并一直保持到芯片掉电或关闭。且每一个Strapping引脚都会连接内部上拉/下拉。如果一个Strapping引脚没有外部连接或者连接的外部线路处于高阻抗状态，内部弱上拉/下拉将决定Strapping引脚输入电平的默认值。为改变Strapping的值，用户可以应用外部下拉/上拉电阻，或者应用主机MCU的GPIO控制模组上电复位放开时的Strapping引脚电平。复位放开后，Strapping引脚和普通引脚功能相同。
配置Strapping引脚的详细启动模式请参阅表2-4：
表2-4 Strapping引脚说明（注意：“*”为在开发中或部分型号支持）
备注：
(1)“内置LDO(VDD_SDIO)电压”和“SDIO从机信号输入输出时序”在模组芯片的系统复位(上电复位、RTC看门狗复位、欠压复位)放开的过程中根据strapping引脚配置进入对应的状态；也可在程序
运行后通过配置寄存器重新配置相关状态。
(2)由于主芯片内置PSRAM仅支持3.3V供电(来自于VDD_SDIO的输出)，IO12已在模组内部作下拉处理。
图2.3给出了模组EN(对应IC的CHIP_PU引脚)上电前和上电后Strapping引脚的建立时间和保持时间，各参数说明如表2-5所示。
图2.3 Strapping引脚的的建立时间和保持时间
表2-5 Strapping引脚的建立时间和保持时间的参数说明
8 评估套件
利尔达可提供完整的评估及开发套件，有WB81-GP模组开发板，欢迎联系咨询。
三、工作特性
1 低功耗说明
WB81系列模组支持3种低功耗模式，如下表所示，用户可根据实际应用场景选择。
表3-1 WB81系列模组低功耗模式
2 电源和复位时序
下图为WB81系列模组上电、复位时序图，各参数说明如表3.1所示。
表3-2 WB81系列模组上电、复位时序图参数说明
备注：图3.1中VDD3P3_RTC为主芯片RTC和CPU的输入电源，其最小值为3.0V。
3 电源设计
WB81系列模组有1个3V3引脚用于连接外部电源，接口描述如下表：
表3-3 电源引脚定义
WB81系列模组在电源电路设计时须注意以下几点：
●当模组工作在TX模式时，瞬间电流变大，所以要求电源的供电能力在500mA以上，且在模组电源走线上靠近引脚处放置一颗22μF电容和0.1μF电容，如图3.2所示；
●模组反复开断电源时，须保证EN引脚的电压≤0.6V且持续时间≥50μs的复位时序要求。由于3V3电源外围电路有大电容，且EN(对应芯片CHIP_PU)内部与3V3相连，电源掉电时CHIP_PU电平到0的过程会非常缓慢，可能出现下次重新上电时CHIP_PU来不及降到足够低电平的现象，从而导致复位不充分，此时需要额外的放电电路来加速电源上大电容的放电；
●电源纹波极大地影响射频的TX性能，模组处于TX状态下，发送MCS7@11n的数据包时，要求电源纹波峰峰值必须<80mV；发送11M@11b时，电源纹波峰峰值必须<120mV。
图3.2 模组电源参考电路
4 复位设计
模组的第3脚EN为使能脚，低电平可使模组进入复位状态(复位时序详见3.2节)。用户可以外部直连其它MCU的IO进行控制，此时VIL_nRST为0.6V；也可按照如下参考设计进行设计。
4.1 晶体管复位参考电路
晶体管复位电路如图3.3所示。Layout时须注意复位走线不宜过长，注意包地保护，并远离RF、电源以及强信号干扰源，晶体管尽量靠近模组EN引脚，以免受到外界信号干扰；建议靠近模组EN引脚预留一颗100nF~1μF的电容位置，默认不贴。
4.2 按键复位参考电路
按键复位参考电路如图3.4所示。为防止按键受ESD影响，通常建议靠近按键放置TVS管，靠近模组EN引脚也可预留一颗100nF~1μF的电容位置，默认不贴。
4.3 复位IC参考电路
客户应用时，存在电池供电的场景，电池电压过低可能导致模组进入异常状态而无法正常启动，如低电压状态可能出现FLASH被误擦写导致内部信息丢失的情况；建议模组EN引脚外接电源监控芯片(即复位IC)，当外部电源电压低于某个阈值，EN将被复位IC拉低，模组停止工作；只有当电源电压重回正常稳定状态后，EN会被再次拉至高电平，模组重启；复位IC参考电路如图3.5所示。
推荐复位IC，供参考：
品牌：圣邦微规格型号：SGM809B-RXN3LG/TR封装：SOT-23
四、应用接口
1、UART通信
WB81系列模组提供三路UART通信接口，主串口UART1、调试串口UART0和通用串口UART2（用户可配置）。
1.1 主串口
主串口UART1为IO2(TXD1)和IO4(RXD1)，用于AT指令配置和数据传输，默认波特率为115200bps，串口连接示意图如下：
1.2 调试串口
调试串口UART0为TXD0和RXD0，主要用于固件升级，默认波特率为115200bps，最高可达921600bps；烧录需注意的是，模组IO0引脚为烧录控制脚(模组的strapping引脚，详见2.7节)，进入烧录状态须保证模组上电前IO0就处于拉低状态，或在IO0拉低后触发硬件复位；通过UART0串口烧录固件时的连接示意图如图4.2所示：
UART0也可用于RF测试时串口指令配置和数据传输，波特率默认为115200bps，接线方式如图4.3所示。
图4.3 调试时UART0串口的连接示意图
2、I/O_MUXPAD列表
表4-1 列出了主芯片中每个I/OPAD的IO_MUX功能。
初始状态：
表4-1中“初始状态”为每个PAD复位后的默认配置状态。
•0-IE=0（输入关闭）
•1-IE=1（输入使能）
•2-IE=1,WPD=1（输入使能，下拉电阻）
•3-IE=1,WPU=1（输入使能，上拉电阻）
说明：
(1)表4-1中“备注”为每个PAD输入输出相关的可配置状态。
•R-Pad通过RTC_MUX映射具有RTC/模拟功能。
•I-Pad只能配置为输入GPIO。此类Pad不具备输出驱动或内置上拉/下拉。
(2)ESP32-D0WD-V3/ESP32-D0WDR2-V3的GPIO6至GPIO11以及GPIO16和GPIO17用于连接模组上集成的SPIFLASH和PSRAM，GPIO37和GPIO38悬空未用，芯片的这几个GPIO未拉出至模组引脚，软件配置时注意不可复用。
(3)引脚功能的完整表格，还请参考模组主芯片ESP32技术规格书的附录。
3、模组引脚外设分配补充说明
为方便客户在模组应用设计时直观高效、合理分配模组I/O资源，表4-2给出了推荐的模组引脚外设分配。
表4-2 模组引脚外设分配
备注：表4-2中涉及“任意GPIO”的描述，须注意，IO34、IO35、IO36以及IO39只能配置为输入GPIO，不具备输出驱动或内置上拉/下拉。
五、射频特性
1、Wi-Fi性能
表5-1 模组Wi-Fi射频参数
2、蓝牙射频性能
2.1 BR+EDR模式
表5-2 模组BR/EDR射频性能
备注：测试模组采用3.3V供电，25℃环境下测试。
2.2 Bluetooth LE模式表5-3 模组BLE射频性能
备注：测试模组采用3.3V供电，25℃环境下测试。
3、天线区域净空设计要点
带板载天线的WB81模组上板设计时，须注意模组在底板的布局，应尽可能减小底板对模组PCB天线性能的影响。建议将模组尽可能靠近底板边缘放置，条件允许情况下，PCB天线区域最好可以延伸出底板板框外，并使天线的馈点距离半边最近。若天线区域下方有底板，务必切割掉以尽可能减少底板带来的影响；确保具有干扰性的信号走线(例如USB、LCD、摄像头、功率电感以及晶体等)和过孔远离天线至少10mm；模组天线区域附近若存在具有金属外壳且器件高度较高的元器件，应与天线区域保持10mm以上距离；涉及整机设计时，设备外壳(尤其是天线周围的材料)应由非金属材料制成，且天线和外壳间至少保留3mm间距，同时请注意考虑外壳对天线的影响。在图5.1中，强烈推荐模组在底板上的位置(3)和(4)，位置(1)、(2)、(6)不推荐，禁止使用位置(5)，底板在模组天线区域未作净空的情况下将极大衰减天线的辐射能力。
图5.1 带板载天线的WB81模组在底板上的位置示意图
如上述方法受限而无法按照理想情况实行，请确保模组不被任何金属外壳包裹，且模组PCB天线区域及外扩15mm区域须严格净空，如图5.2所示：
图5.2 天线区域净空示意图
4、RF测试说明
用户在制作RF传导测试样机时，须把模组上的天线匹配断开，并将测试Cable线焊接到模组背面的RF_PAD上；由于芯片平台存在上电自校准机制，故而测试时须将Cable线连接到测试仪器后(保证射频口端接50Ω特性阻抗负载)再给模组上电，否则会出现功率自校准异常或者EVM较差的情况。
RF测试需要用户给模组烧录专门的RF测试固件，包括Wi-Fi&BT的信令和非信令测试固件等，利尔达可提供相应的测试指南，欢迎联系咨询。
5、底板布局注意事项
WB81系列模组BOTTOM层无高速信号或敏感信号走线，但还是建议底板TOP层设计走线避开模组，以免带来意料外的影响因素。
在底板设计上没有过多的镂空处理要求，除了前文5.3节提到天线区域净空要求外，底板几乎可以做整板铺铜，但须注意模组BOTTOM层的测试点焊盘由于开窗露铜，需要做避让处理，底板对应位置不可以放置过孔或者露铜，并且要加阻焊油覆盖，防止短接。WB81系列模组BOTTOM层开窗露铜区域如图5.3所示：
图5.3 WB81系列模组BOTTOM层开窗露铜区域示意图
红色框标注的区域1内的开窗露铜点为RF测试点，映射到底板区域内的位置绝对不能有任何走线或者露铜。
绿色框标注的区域2为模组背面芯片下方的散热焊盘EXPAD(与GND相连)，建议在底板对应位置处进行类似的开窗露铜处理，并尽可能多打地孔，使该露铜区域与其它层地平面充分连接，提升导热性能；而与同层地平面相连时敷铜不可以选择十字连接的方式(应选Direct Connect)，十字连接的效果如图5.4所示，热量会通过传导积聚在中间的敷铜块上，导致局部温度过高；此外，需要注意的是，该露铜区域一般不可上锡，但适量上锡可优化底板的热传导效果（上锡过量则可能导致模组焊贴时浮高虚焊，以及过孔漏锡等）：若EXPAD为整片矩形开窗方式，则过孔须做半塞孔处理，以免漏锡；更推荐的一种优化方式，是将底板上的EXPAD做成九宫格方式，如图5.5所示，间隙处盖油墨，而地孔则打在间隙处，这样可以有效改善漏锡问题。
图5.5 底板EXPAD的九宫格方式
六、电气性能和可靠性
1、绝对最大额定值
超出绝对最大额定值可能导致器件永久性损坏。
表6-1 引脚电压最大额定值
(1)模组的IO输出总电流的测试条件为25℃环境温度，内置芯片VDD3P3_RTC，VDD3P3_CPU以及VDD_SDIO三个电源域的引脚输出高电平且直接接地。此时模组在保持工作状态24小时后，仍能正常工作。其中VDD_SDIO电源域的引脚不包括外接FLASH和/或PSRAM的引脚。
(2)此存储温度范围，不包含包装材料，需要注意卷带包装的最高耐受温度。
2、电源额定值
表6-2 工作电压范围
(1)当模组在此电压范围内工作时，模组的相关性能满足IEEE 802.11标准要求。
(2)要求电源的通流能力在500mA以上，否则个别指标，如发射功率、EVM率等参数值可能会超出IEEE 802.11标准范围。
(3)当模组在此温度范围内工作时，模组的相关性能满足IEEE 802.11标准要求。
3、直流电气特性表6-4 模组射频功耗说明
备注：
(1)测试条件：VDD：3.3V，Temp：25℃，产品：L-WFIWB81-G5NP4。
(2)该功耗数据在不同固件版本下可能存在差异，具体以实物测试为准。
(3)Wi-Fi TX模式下，工作电流会存在较明显的波动。
表6-5 模组低功耗性能
备注：
(1)测试条件：VDD：3.3V，Temp：25℃，产品：L-WFIWB81-G5PP4。
(2)该功耗数据在不同固件版本下可能存在差异，具体以实物测试为准。
5、静电防护 在模组应用中，由于人体静电、微电子间带电摩擦等产生的静电，通过各种途径放电给模组，可能会对模组造成一定的损坏。因此，应该重视ESD防护。在研发、生产组装和测试等过程中，尤其在产品设计中，均应采取ESD防护措施。例如，在电路设计的接口处以及易受静电放电损伤或影响的点，应增加防静电保护；测试设备要保证良好接地；生产中应佩戴防静电手套等。
1、机械尺寸
图7.1 模组尺寸图
2、推荐封装
图7.2 PCB推荐封装
八、生产及包装信息
本章描述了模组的包装、储存、生产、维修等指导信息，适用于模组的组装过程指导。
1、包装规格
1.1 包装方式
表8-1 模组卷带包装信息
1.2 料带尺寸和产品方向
卷带包装模块放置方向示意图：（参考图，标签内容以实际为准，注意模组PIN1位置）
图8.1 包装规格及尺寸
2、存储条件
模组以真空卷盘密封袋的形式出货，湿度敏感等级为MSL 3。
储存条件：
1)温度小于40℃，湿度小于90%(RH)，在密封包装良好的情况下可确保12个月的可焊接性。
2)拆封后，在环境温度小于30℃和相对湿度小于60%(RH)的情况下，确保168小时内进行贴片装配。
如不满足上述条件需要进行烘烤：
1)卷带包装，在60℃±5℃条件下烘烤24~48小时，
2)如果需要加速烘烤，需要将模组从卷带中取出，放置在耐高温容器上(例如托盘)烘烤(取出过程需要注意ESD防护)，在125℃±5℃条件下烘烤8小时。
3)烘烤累计时间不能超过96小时。
更详细的指导请参考IPC/JEDECJ-STD-033规范。
3、生产焊接
3.1 过炉方式
如果客户使用模组的底板是双面板，则建议模组放在第二次贴片。第一次贴片时客户的底板最好在网带上过炉，第二次贴片也尽量放在网带上过炉，如果因特殊原因不能放在网带上过炉，也要考虑使用治具在轨道过炉或垫一个平的耐高温平直模板托住PCBA过炉，防止过炉时PCB变形导致模组虚焊。
3.2 模块在底板位置要求
建议底板模块位置的绿油厚度小于0.02mm，避免出现厚度过高，垫高模块无法与锡膏有效接触影响焊接质量。另外需要考虑接口板模块位置四周2mm以内不能布局其他器件，以保障模块的维修。
3.3 钢网开口设计
底板上钢网厚度选择原则上是根据板内器件的封装类型综合考虑来选取的，需重点关注如下要求：模块焊盘位置可局部加厚到0.15~0.20mm，避免产生空焊。
发表于 2023-11-7 09:42:08